#### DATA PROCESSOR

Patent number:

JP10228422

**Publication date:** 

1998-08-25

Inventor:

USAMI MASA; KONDO HIDEKI; KAMIO SHIGEKI

Applicant:

**MOTOROLA JAPAN** 

Classification:

- international:

G06F12/14; G06F12/14; (IPC1-7): G06F12/14;

G06F15/78

- european:

G06F12/14C1A

Application number: JP19970047091 19970214 Priority number(s): JP19970047091 19970214


Also published as:

DS6076149 (A

Report a data error he

# Abstract of JP10228422

PROBLEM TO BE SOLVED: To attain storage protection and secrecy holding for a program or the like with respect to a data processor provided with a main storage part consisting of a nonvolatile memory and a CPU. SOLUTION: An auxiliary storage part for storing security bit data is included in an erasable programmable readonly memory(EEPROM) constituting a main storage part e.g. When the read result of the CPU at the time of allowing a current to flow between the drain and source of a transistor(TR) in the EEPROM is set up to '0' and a read result when the current is not allowed to flow is set up to '1', security bit data read out from two TRs A, B are A=1, B=1 and an access to the main storage part and writing in the auxiliary storage part are set up so as to be inhibited. When A=0 and B=0, security is applied but writing in the auxiliary storage part is permitted, and when A=1(0) and B=0(1), security is set up so as to be released.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-228422

(43)公開日 平成10年(1998) 8月25日

(51) Int. Cl. 6	識別記号	FΙ		
G06F 12/14	320	G06F 12/14	320	A
15/78	510	15/78	510	Α

審査請求 未請求 請求項の数3 FD (全8頁)

(21)出願番号	特願平9-47091	(71)出願人	000230308
			日本モトローラ株式会社
(22)出顧日	平成9年(1997)2月14日	1	東京都港区南麻布3丁目20番1号
		(72)発明者	· · · · · · · · · · · · · · · · · · ·
			東京都港区南麻布3丁目20番1号 日本モ
		İ	トローラ株式会社内
		(72)発明者	
			東京都港区南麻布3丁目20番1号 日本モ
			トローラ株式会社内
		(72)発明者	神尾 茂樹
		(10/)0/16	東京都港区南麻布3丁目20番1号 日本モ
			トローラ株式会社内
		(7.4) (b.tm.)	
		(14)1(建入	弁理士 井上 俊夫

# (54)【発明の名称】データ処理装置


### (57)【要約】

【課題】 不揮発性メモリよりなる主記憶部とCPUと を備えたデータ処理装置において、プログラム等の記憶 保護及び機密保持を図ること。

【解決手段】 セキュリティビットデータを格納する補助記憶部を、例えば主記憶部を構成するEPROMの中に設ける。EPROMのトランジスタのドレイン、ソース間に電流が流れたときのCPUの読み出し結果を

「0」、前記電流が流れないときの読み出し結果を

「1」とすると、2個のトランジスタA、Bから読み出したセキュリティピットデータがA=1、B=1で、主記憶部に対するアクセス及び補助記憶部に対する書き込みを禁止するように設定する。またA=0、B=0でもセキュリティがかかるが補助記憶部に対する書き込みは許可し、更にA=1 (0)、B=0 (1) でセキュリティが解除されるように設定する。



30

## 【特許請求の範囲】

【請求項1】 データを記憶する不揮発性メモリよりな る主記憶部と、

この主記憶部に対する読み出し及び書き込みを制限する ためのビットデータを記憶するプログラマブルROMよ りなる補助記憶部と、

前記主記憶部及び補助記憶部に対して読み出し及び書き 込みを行うための処理部と、を備え、

前記ピットデータは、プログラマブルROMのメモリセ ルであって、ゲートに電圧印加信号線が接続された2個 以上のトランジスタのドレイン、ソース間が導通すると きのゲート電圧の各しきい値の高低に対応し、

前記処理部は、前記トランジスタのドレイン、ソース間 に電流が流れたときの読み出しビットデータを「0」、 前記電流が流れなかったときの読み出しピットデータを 「1」と定義すると、前記補助記憶部から読み出したピ ットデータの組み合わせに基づいて以下のa~cの処理 を行うように構成されていることを特徴とするデータ処 理装置。

a. 各ピットデータがすべて「O」であれば、前記補助 20 記憶部に対する書き込みを許可すると共に前記主記憶部 に対する外部からの書き込み及び読み出しを禁止する。 b. 各ピットデータがすべて「1」であれば、前記補助 記憶部に対する書き込みを禁止すると共に前記主記憶部 に対する外部からの書き込み及び読み出しを禁止する。 c. 「1」、「0」が混在しているビットデータの組み 合わせの中で少なくとも一つの組み合わせに対して、当 該補助記憶部に対する書き込みを許可すると共に前記主 記憶部に対する外部からの書き込み及び読み出しを許可 する。

主記憶部は、補助記憶部と同種のプログ 【請求項2】 ラマブルROMよりなり、補助記憶部の記憶内容を消去 すると主記憶部の記憶内容も同時に消去されるように構 成されていることを特徴とする請求項1記載のデータ処 理装置。

【請求項3】 補助記憶部は、主記憶部をなすメモリア レイの中に組み込まれていることを特徴とする請求項2 記載のデータ処理装置。

### 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、記憶部や処理部を 備えたデータ記憶装置に係り、例えば1チップのコント ローラユニットに含まれるメモリに対して記憶保護及び 機密保持を図ることができ、あるいは出荷時に行う機能 テストプログラムに対してユーザの起動を防止すること ができる装置に関する。

#### [0002]

【従来の技術】一般にROM (Read Only M emory) 及びCPU (Central Proce ssing Unit)を搭載した1チップのマイコン 50 において、ROMの中に格納されているデータ、例えば ゲームソフトや管理情報などを第三者に読み出されない ようにすること、及びROMの中のデータを外部からハ ッカーによって書き換えられないようにすることが必要 になる。

【0003】プログラムを開発する段階では、プログラ ムの修正などのために外部のROMにチップを接続し て、チップの中のROMからデータを読み出すため、ア ドレスバス及びデータバスの信号について外部との間で 授受ができるように、入出力ポートが動作可の状態にな っていなければならない。これに対してプログラムの開 発後は、入出力ポートにおけるデータバス及びアドレス バスの外部との接続を禁止し、セキュリティをセットす ることが必要である。ここでいうセキュリティをセット するとは、ROMの記憶保護(外部からのデータの書き 換えに対する保護)及び機密保持(外部からの読み出し に対する保護)を図ることを意味する。

【0004】このため従来からレジスタにセキュリティ ビットを立て、このビットが立っているときは入出力ポ ートの動作を禁止する一方、セキュリティを解除すると きにはパスワードを入力する、あるいは外部端子に所定 の論理信号の組み合わせを入力するといった手法が知ら れている。しかしながらこの方法ではパスワードや信号 の組み合わせが第三者に知られてしまえば意味がなくな るし、パスワード等の組み合わせを追いかければ見つか ってしまうおそれもある。

【0005】そこで本発明者はセキュリティビットデー 夕を書き込む記憶部(これを補助記憶部と呼ぶことにす る) としてEPROM (Erasable Progr amable ROM) に着目した。例えばEPROM の1個のフローティングゲート型メモリセルであるトラ ンジスタを用いて1ビットのセキュリティビットデータ を書き込むとすると、図5に示すようにトランジスタ1 0のゲートとソースに夫々電源の一端(Vdd)及び他 端(Vss)を接続するようにし、このトランジスタ1 0のゲートに高電圧を印加してフローティングゲートに 電荷を蓄積させる。このときの読み出し結果を「1」と 定義すると、第三者がCPUを作動させても、CPUが 先ずセキュリティビットデータを読みにいき、その結果 40 が「1」であるから、入出力ポートにおけるデータバス 及びアドレスパスの外部との接続が禁止される。

【0006】図6はトランジスタ10のゲート電圧とド レイン電流との関係を示したものであり、紫外線の照射 によりフローティングゲートの電荷を消失させた後にお いてはゲート電圧が低くても電流が流れるが、プログラ ム時はつまり高電圧をゲートに印加した後は、ゲート電 圧を高くしなければ電流が流れない。そして図6におい て電気的には左から右にいくが、右から左には行かな い。即ちトランジスタのしきい値が一旦高くなると、し きい値はそれ以上下がらなくなる。従ってEPROMを

用いてセキュリティを一旦セットすれば、通常これを解除することができない。

【0007】しかしながらプログラム時にゲートに印加した高電圧よりも更に高い電圧(図6中V1+ $\alpha$ )をゲートに印加すればトランジスタ10に電流が流れ、セキュリティビットデータの読み出し結果が見かけ上「0」になってしまうのでセキュリティが解除された状態となってしまう。

【0008】このため図7に示すようにEPROMのメモリセルであるトランジスタを2個用いて2ビットのセ 10キュリティビットデータとすることを検討している。ここでメモリセルからの読み出し結果については図8に示すように定義するものとする。即ちEPROMに紫外線を照射してメモリセルのフローティングゲートに負電荷の蓄積がない状態でCPUが当該メモリセルから読み出した結果を「0」とし、メモリセルにプログラムを行って(ゲートに高電圧を印加して)フローティングゲートに負電荷が蓄積された状態でCPUが読み出した結果を「1」として説明していく。

【0009】図7に示す2個のトランジスタを夫々A、Bとすると、これらトランジスタA、Bから読み出したセキュリティビットデータとセキュリティの状態との関係については図9に示すように設定する。この場合A=1、B=1(トランジスタA(B)から読み出したビットデータが1であるという意味である)のときにセキュリティがセットされるとすると、ユーザはA=0

(1)、B=1 (0) のときに主記憶部であるROMに 所定のプログラムやデータを書き込み、その後A=1、 B=1とする。このようにすれば既に図6に基づいて述べたようにEPROMは電気的には「1」 $\rightarrow$ 「0」には 30 ならないので、第三者はA=0 (1)、B=1 (0) とすることができない。

【0010】ここでプログラムなどのデータを記憶する主記憶部としてEPROMよりなるメモリアレイを用い、このメモリアレイの中にセキュリティビットデータを入れ込んでおけば、紫外線の照射によりA=0、B=0としてセキュリティを解除したとしても、プログラムそのものも消失してしまい、これを読み出すことができなくなる。

【0011】しかしながら上述のように高い電圧(V140+ $\alpha$ )をゲートに印加することにより、主記憶部の記憶内容を消去することなくA=0、B=0としてCPUに認識させることができる。このためA=0、B=0の場合もセキュリティのセット状態としておかなければならないが、チップメーカが紫外線をEPROMに照射してチップをユーザに出荷するときにおいてもA=0、B=0であるから、セキュリティがセットされた状態になってしまう。

【0012】従って正規のユーザがチップを受け入れた後、このセキュリティをどのようにして解除するかが問 50

題となる。セキュリティを解除する手法としては、パスワードの入力、チップの特定のピンに外部から所定の論理信号や所定の電圧を与える、などが考えられるが、EPROMにセキュリティビットデータを書き込むというそもそもの発想は、パスワードの入力やピンに信号を入力する手法では既述のような問題があるのでこれを回避しようという点にあったので、EPROMを用いる意味が薄れてしまう。

【0013】本発明はこうした背景の下になされたものであり、不揮発性メモリよりなる記憶部に格納されているデータ(プログラムや管理情報などの記憶内容)に対して記憶保護及び機密保持効果の高いデータ処理装置を提供することにある。

#### [0014]

【課題を解決するための手段】本発明は、データを記憶 する不揮発性メモリよりなる主記憶部と、この主記憶部 に対する読み出し及び書き込みを制限するためのピット データを記憶するプログラマブルROMよりなる補助記 憶部と、前記主記憶部及び補助記憶部に対して読み出し 及び書き込みを行うための処理部と、を備え、前記ピッ 20 トテータは、プログラマブルROMのメモリセルであっ て、ゲートに電圧印加信号線が接続された2個以上のト ランジスタのドレイン、ソース間が導通するときのゲー ト電圧の各しきい値の高低に対応し、前記処理部は、前 記トランジスタのドレイン、ソース間に電流が流れたと きの読み出しピットデータを「0」、前記電流が流れな かったときの読み出しビットデータを「1」と定義する と、前記補助記憶部から読み出したビットデータの組み 合わせに基づいて以下のa~cの処理を行うように構成 されていることを特徴とするデータ処理装置。

【0015】a. 各ビットデータがすべて「0」であれば、前記補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

【0016】 b. 各ビットデータがすべて「1」であれば、前記補助記憶部に対する書き込みを禁止すると共に前記主記憶部に対する外部からの書き込み及び読み出しを禁止する。

【0017】c.「1」、「0」が混在しているビットデータの組み合わせの中で少なくとも一つの組み合わせに対して、当該補助記憶部に対する書き込みを許可すると共に前記主記憶部に対する外部からの書き込み及び読み出しを許可する。

【0018】プログラマブルROMとしては、EPROM、EEPROM、フラッシュメモリなどを挙げることができる。主記憶部に対する外部からの書き込み及び読み出しを禁止するとは、例えば1チップマイコンであれば、チップの外から主記憶部に対してアクセスができないという意味である。

【0019】前記c項の意味は、読み出したビットデー

30

40

夕が、「1」、「0」が混在する組み合わせでありさえ すれば、どの組み合わせであっても、補助記憶部に対す る書き込みを許可すると共に前記主記憶部に対する外部 からの書き込み及び読み出しを許可するようにしてもよ いし(つまりセキュリティが解除されるようにしてもよ いし)、ある組み合わせについてはセキュリティが解除 されるが、他の組み合わせについてはセキュリティがセ ットされるようにしてもよい。

【0020】そして例えばユーザが1チップマイコン内 へのプログラムの格納を終了した後のセキュリティのセ 10 ットについては、補助記憶部内のピットデータが全て 「1」の組み合わせとしてもよいし、「1」、「0」が 混在する組み合わせであっても、セキュリティがかかる ものであればその組み合わせとしてもよい。ただし後者 の場合には、セキュリティをセットしたピットデータか らセキュリティを解除したビットデータへ移行するとき に「1」から「0」へ移行するビットを含むようにする ことが必要である。プログラマブルROMの特性から各 メモリセルは個別には「1」から「0」へ移行せず、こ の点に着目してセキュリティを解除するビットデータを 20 第三者が作り出せないようにしているからである。上記 のように構成することにより第三者がセキュリティを解 除することが困難になる。

【0021】また主記憶部は補助記憶部と同種のプログ ラマブルROMよりなり、補助記憶部の記憶内容を消去 すると主記憶部の記憶内容も同時に消去されるように構 成してもよい。この場合の例を挙げれば、主記憶部をE PROMで構成し、そのメモリアレイの中に補助記憶部 が組み込まれる。

# [0022]

【発明の実施の形態】本発明のデータ処理装置を、1チ ップのマイクロコントローラユニット(MCU)に適用 した実施の形態について説明する。この実施の形態は、 「発明が解決しようとする課題」の項で述べた、2ビッ トのセキュリティビットデータによりセキュリティをセ ットする手法において更なる検討を加えたものであり、 紫外線をEPROMに照射してセキュリティビットデー 夕の組み合わせが「0」、「0」のときには、補助記憶 部(セキュリティ回路)に対しては書き込みができるよ うにしたものである。

【0023】図1はデータ処理装置の主要な構成を示す プロック図であり、鎖線内がMCUチップ2の内部を示 している。このチップ2には、外部との間で信号の授受 を行うための入出力ポートを備えており、この入出力ポ ート3はデータバス41、及びアドレスバス42に接続 されている。チップ2の中に設けられた構成要素につい て述べると、ポート制御部31は入出力ポート3をコン トロールするためのもので、外部からのアクセスを禁止 するときには、データバス41及びアドレスバス42に 対する外部からの接続を禁止する。ただしこの場合入出 50 ときにドレイン、ソース間に電流が流れたときにはデー

カポート3を通じて図示しない信号線を通じてコントロ ール信号などは通過できる。

【0024】CPU32は、主記憶部51に対しアクセ スを行って演算を行ったり、補助記憶部52のピットデ ータを読み出してポート制御部31にその結果を送った りするなど、チップ内のおもだった処理を行う。モード 制御部33は外部入力例えばキーボードの入力やピンへ の信号の組み合わせなどに基づいて、補助記憶部52内 のビットデータを書き換えて、セキュリティのセットモ ードまたはセキュリティの解除モードの一方を選択す る。なおポート制御部31及びモード制御部33は、説 明の便宜上ブロックとして別個に記載してあるが、この 実施の形態では、実際にはCPU32の機能の中に含ま れている。

【0025】主記憶部51は例えばゲームソフトや管理 情報などのデータを格納するためのものであり、例えば EPROMにより構成される。補助記憶部52はセキュ リティピットデータを格納するためのものであり、例え ばEPROMにより構成される。この補助記憶部52 は、説明の便宜上主記憶部51と別個に記載してある が、この実施の形態では実際には、主記憶部51を構成 するメモリアレイの中に組み込まれており、チップの窓 から紫外線を照射すると主記憶部51の記憶内容と共に 同時に消去されるようになっている。

【0026】ただし本発明では補助記憶部52は主記憶 部51のメモリアレイとは別個に設けられてもよい。図 中53は書き込み/読み出し(R/W)信号線であり、 主記憶部51及び補助記憶部52の書き込み/読み出し を制御するための信号をCPU32から出力するための ものである。 前記補助記憶部52は、EPROMの一 部をなしており、図2に示すように構成される。これは 通常のEPROMのメモリアレイの一部であり、特別な 構成を備えているわけではない。A、Bは各々メモリセ ルをなすトランジスタであり、ゲートが共通の電圧信号 線61に接続されている。この電圧信号線61は、バッ ファ62を介して行デコーダ63に接続されている。バ ッファ62は、書き込み時には例えば10~15 Vの電 圧を電圧信号線61に印加し、読み出し時には例えば5 Vの電圧を電圧信号線61に印加するものである。

【0027】トランジスタA、Bのドレインは列デコー ダ64及びセンスアンプ65を介してデータバス41に 接続されている。R/W制御部66は、前記R/W信号 線53からのR/W信号に基づいてセンスアンプ65に 組み込まれているスイッチ部を制御し、データパス41 からの信号がトランジスタA、Bに書き込まれ、またト ランジスタA、Bのデータ(トランジスタの動作状態) がデータバス41に読み出されるようになっている。ト ランジスタA、Bはセキュリティピットデータを記憶す るものであり、読み出し用の電圧がゲートに印加された

8

タバス41の対応する信号線に論理「0」が現われ、ドレイン、ソース間に電流が流れないときにはデータバス41の対応する信号線に論理「1」が現われるようになっている。

【0028】ここで前記CPU32におけるセキュリティに関する機能について説明する。CPU32が補助記憶部52のトランジスタA、Bから読み出した結果が「0」、「0」であるときA=0、B=0として記述するものとすると、A=0、B=0のときには主記憶部51に対しては、外部からの書き込み及び読み出しを禁止10すると共に、補助記憶部52に対しては外部から書き込みができるようにプログラムを組んでいる。具体的には入出カポート3においてデータバス41及びアドレスバス42の外部との接続を禁止しているが、補助記憶部52だけに対しては図示しない信号線により外部からモード制御部33を介してアクセスすることができ、前記R/W制御部66に書き込み信号が入力されるように構成される。

【0029】またA=1、B=1のときには主記憶部51に対する外部からの書き込み及び読み出しを禁止すると共に、前記R/W制御部66に書き込み信号が与えられないようにして補助記憶部52に対する書き込みをも禁止している。更に(A=1、B=0)あるいは(A=0、B=1)のときには上述の入出力ポート3の制限を解除して外部から主記憶部51に対する読み出し及び書き込みを許可し、補助記憶部52に対しても書き込みを許可している。

【0030】従って外部からCPU32を作動させると、そのフローは例えば図3に示すように表わされる。このフローは、CPU32の機能を概念的に表わしたも 30のであり、先ず補助記憶部52からセキュリティビットデータが読み出されて解読される。例えばA=0、B=0であれば補助記憶部52への書き込みを行うことができ、その書き込みを行わなければ主記憶部51に対しては外部からアクセスできない。この場合補助記憶部52に対してA=1、B=0を書き込めば、A=1、B=0のフローへ進むのでセキュリティが解除されることになる。

【0031】例えば1チップのMCUを半導体ウエハから切り出し、これをユーザに出荷し、ユーザがこのMC 40 Uを機器に組み込んで市場に出す場合の一連の流れを図4に示す。先ずメーカ側ではウエハから切り出したMC Uチップをパッケージ化し、EPROMに紫外線を照射する。主記憶部51及び補助記憶部52はEPROMであるメモリアレイの中に組み込まれているので記憶内容は全て「0」(トランジスタのゲート電圧のしきい値が低い状態)である。このままではA=0、B=0でセキュリティがセットされているが、補助記憶部52に対しては書き込みが可能であるから、A=1、B=0としてセキュリティを解除し、MCUチップをユーザに出荷す50

る。

【0032】ユーザはMCUチップの主記憶部51に所定のプログラムを書き込み、その後A=1、B=1としてセキュリティをセットする。ここで第三者がこのMCUチップを手に入れ、主記憶部51のプログラムを読み出すためにセキュリティを解除しようとして、補助記憶部52のトランジスタA、Bのゲートに高電圧を印加し、セキュリティビットデータを見かけ上A=0、B=0にしたとする。このとき外部から補助記憶部52に対して書き込みができるため、その書き込みを行おうとするが、トランジスタA、Bのゲートには既に高電圧が印加されてフローティングゲートに負電荷が蓄積されているので、AもBも「1」にしかなり得ず、A=1、B=1となる。これはセキュリティがセットされている状態なので、結局セキュリティがセットされてできない。【0033】そこで第三者がEPROMに紫外線を照射してA=0、B=0とすれば、A=1、B=0(あるい

してA=0、B=0とすれば、A=1、B=0 (あるいはA=0、B=1)と書き込むことができるのでセキュリティが解除されるが、このとき主記憶部51の記憶内容も消失するため第三者にとっては結局初期の目的が達成できない。従って上述の実施の形態によれば記憶内容の保護及び機密保護を図ることができる。またチップの製造時においてもパスワード等を用いなくてもセキュリティをセットすることができ、このようにいわば「秘密のカギ」を介在させなくてよいので、この面からも大きなセキュリティ効果が得られる。

【0034】上述の実施の形態において、セキュリティが解除されるセキュリティビットデータをA=0、B=1のみとし、A=1、B=0の場合にはセキュリティがセットされるようにしてもよい。この場合ユーザがA=1、B=1とする代りにA=1、B=0としてセキュリティをセットしてもよい。A=1、B=0としてセキュリティをセットすれば、第三者がトランジスタA、Bのゲートに高電圧を印加して見かけ上A=0、B=0とした後もA=0、B=1の組み合わせは作り出せないので同様の効果がある。

【0035】また本発明では3個以上のセキュリティビットデータを用いてもよい。補助記憶部52の中に例えばトランジスタA、Bに加えてトランジスタCが存在するとすれば、A=0、B=0、C=0のときにはセキュリティはセットされるが、補助記憶部52への書き込みは許可されるようにし、A=1、B=1、C=1のときには、補助記憶部52への書き込みも禁止されるようにする。そしてその他の組み合わせ、つまり「0」、

「1」が混在する組み合わせについては、その中の少なくとも一つの組み合わせについてセキュリティが解除されるようにしておけば同様の効果が得られる。

【0036】ただし補助記憶部52へセットするセキュリティピットデータがA=1、B=1、C=1であれば、「0」、「1」が混在する組み合わせを作り出すこ

とはできないが、補助記憶部52ヘセットするセキュリ ティピットデータが「0」、「1」の混在する組み合わ せであれば、セキュリティを解除するセキュリティビッ トデータは、電気的に移行しない組み合わせを含むこと が必要である。例えばA=0、B=0、C=1としてセ キュリティをセットしたとすると、A=0、B=1、C =1の組み合わせは、Bを0→1に移行させれば(この 移行は電気的に可能)作り出すことができるので、セキ ュリティを解除するビットデータとしては使用できない が、A=1、B=1、C=0の組み合わせであれば、C=10 回路図である。 を「1」 $\rightarrow$ 「0」に移行させなければならないので(こ の移行は電気的には不可能) 作り出すことができず、従 ってセキュリティを解除するビットデータとして使用で きる。なおセキュリティビットデータを多くすれば外部 からノイズを入れてセキュリティを解除するピットデー 夕を偶然に作り出すおそれが少なくなる。

【0037】以上において、本発明はゲームソフトなど の第三者による読み出しやデータ破壊を防止するための 使用に限らず、メーカが出荷時に行う出荷テスト(機能 テスト)のためのテストプログラムをユーザが起動でき 20 ないようにするために用いてもよい。即ち出荷時のテス トプログラムをユーザが起動させるとそのチップが使用 できなくなる場合があり、チップ保護の目的からユーザ がこのテストプログラムに対してアクセスできないよう にすることが望ましい。そこで上述実施の形態に対応さ せると、メーカ側で補助記憶部52内のピットデータを A=0(1)、B=1(0)に設定し、主記憶部内のテ ストプログラムを起動して所定の出荷テストを行った 後、A=1、B=1としてユーザに出荷すれば、ユーザ が誤ってテストプログラムを起動するおそれがなくな る。

# [0038]

【発明の効果】以上のように本発明によれば、主記憶部 に格納されているデータに対して高い記憶保護及び機密 保持効果が得られる。

#### 【図面の簡単な説明】

【図1】本発明の実施の形態であるデータ処理装置の全

体構成を示す構成図である。

【図2】本発明の実施の形態に用いられる補助記憶部を 示す回路図である。

【図3】本発明の実施の形態の処理の流れを示すフロー チャートである。

【図4】データ処理装置の製造時から、第三者がプログ ラムの読み出しを試みるまでのセキュリティビットデー 夕と装置の状態との対応関係を示す説明図である。

【図5】セキュリティをセットするための比較例を示す

【図6】EPROM内のトランジスタの電流、電圧特性 を示す特性図である。

【図7】セキュリティをセットするための他の比較例を 示す回路図である。

【図8】補助記憶部からの読み出し結果と処理状態との 対応を定義付けるための説明図である。

【図9】 2ビットのセキュリティビットデータを用いた 場合の読み出し結果とセキュリティの状態との対応を示 す説明図である。

MCUチップ

入出力ポート


## 【符号の説明】

3


30

_	7 (11373 )
3 1	ポート制御部
3 2	CPU
3 3	モード制御部
4 1	データバス
4 2	アドレスバス
5 1	主記憶部
5 2	補助記憶部
5 3	書き込み/読み出し(R/W)信号線
A, B	トランジスタ
6 1	電圧信号線
6 2	バッファ
6 3	行デコーダ
64	列デコーダ
6 5	センスアンプ
6 6	書き込み/読み出し制御部


【図5】



消去時





[図6]




【図7】

[図1]





【図4】



【図9】

読み出し結果		セキュリティの	
A	В	<b>状態</b>	
0	0	セット	
0	i	解除	
1	0	解除	
1	1	セット	